Studopediya

КАТЕГОРИЯ:


Астрономия- (809) Биология- (7483) Биотехнологии- (1457) Военное дело- (14632) Высокие технологии- (1363) География- (913) Геология- (1438) Государство- (451) Демография- (1065) Дом- (47672) Журналистика и СМИ- (912) Изобретательство- (14524) Иностранные языки- (4268) Информатика- (17799) Искусство- (1338) История- (13644) Компьютеры- (11121) Косметика- (55) Кулинария- (373) Культура- (8427) Лингвистика- (374) Литература- (1642) Маркетинг- (23702) Математика- (16968) Машиностроение- (1700) Медицина- (12668) Менеджмент- (24684) Механика- (15423) Науковедение- (506) Образование- (11852) Охрана труда- (3308) Педагогика- (5571) Полиграфия- (1312) Политика- (7869) Право- (5454) Приборостроение- (1369) Программирование- (2801) Производство- (97182) Промышленность- (8706) Психология- (18388) Религия- (3217) Связь- (10668) Сельское хозяйство- (299) Социология- (6455) Спорт- (42831) Строительство- (4793) Торговля- (5050) Транспорт- (2929) Туризм- (1568) Физика- (3942) Философия- (17015) Финансы- (26596) Химия- (22929) Экология- (12095) Экономика- (9961) Электроника- (8441) Электротехника- (4623) Энергетика- (12629) Юриспруденция- (1492) Ядерная техника- (1748) Arhitektura- (3434) Astronomiya- (809) Biologiya- (7483) Biotehnologii- (1457) Военни бизнесмен (14632) Висока technologies- (1363) Geografiya- (913) Geologiya- (1438) на държавата (451) Demografiya- ( 1065) Къща- (47672) журналистика и смирен (912) Izobretatelstvo- (14524) външен >(4268) Informatika- (17799) Iskusstvo- (1338) историята е (13644) Компютри- (11,121) Kosmetika- (55) Kulinariya- (373) културата е (8427) Lingvistika- (374) Literatura- (1642) маркетинг-(23702) математиците на (16968) Механична инженерно (1700) медицина-(12668) Management- (24684) Mehanika- (15423) Naukovedenie- (506) образователна (11852) truda- сигурност (3308) Pedagogika- (5571) Poligrafiya- (1312) Politika- (7869) Лево- (5454) Priborostroenie- (1369) Programmirovanie- (2801) производствено (97 182 ) индустрия- (8706) Psihologiya- (18388) Religiya- (3217) Svyaz (10668) Agriculture- (299) Sotsiologiya- (6455) на (42831) спортист строително (4793) Torgovlya- (5050) транспорт ( 2929) Turizm- (1568) физик (3942) Filosofiya- (17015) Finansy- (26596) химия (22929) Ekologiya- (12095) Ekonomika- (9961) Electronics- (8441) Elektrotehnika- (4623) Мощност инженерно ( 12629) Yurisprudentsiya- (1492) ядрена technics- (1748)

Организацията на чипове памет

Интегрални схеми (IC) памет организирана като матрица от клетки, всяка от които, в зависимост от бита IMS се състои от един или повече елементи за съхранение (ZE) и има собствен адрес. Всеки GE е в състояние да съхранява един бит информация. GE за всеки полупроводников запаметяващ характеризира със следните свойства:

· Две стабилни държави, представляващи двоична 0 и 1;

· GE в (поне един) може да се направи запис на информация, като я превръща в една от двете възможни състояния;

· За да се определи текущото състояние на EM съдържанието му могат да се четат.

В организацията матрица на интегрални схеми с памет (фиг. 49) се осъществява на принципа на координатната насочени клетки. Cell адрес автобус BM входящо адрес е преминал през логиката на избор, където се разделя на две части; ред адрес и колона адрес. Адреси ред и колона, съответно, се съхраняват в регистър ред адрес и колона адрес регистър чипове. Регистрите са свързани всеки със собствен декодер. Изходите на декодери образуват система от хоризонтални и вертикални линии, които са свързани към матрицата на запаметяващи елементи, всеки разположен в пресечната точка GE една хоризонтална и една вертикална линия.

GE, обединени от една обща "хоризонтална" проводник, наречен низ (Row). Елементите на съхранение са свързани към обща "вертикална" тел, наречена колоната (Колона). В действителност, "вертикални" проводници на чип трябва да са най-малко два пъти, колкото е необходимо за решаване, защото всеки GE нужда да се свържете с линия, за да бъде прехвърлена на четене и запис на информация.

Наборът от елементи с памет и логически схеми, свързани с избора на редове и колони, наречена ядро чипове памет. В допълнение към ядрото IMS има повече логика интерфейс за свързване на ядрото с външния свят. Неговите задачи, по-специално, на желаната колона включва смяна на изхода, когато входът се чете и - на записа.

На физическо организация на ядрото като един-малко GE матрица, насложени логическа организация на паметта, което означава малко чип, което означава, че броят на I / O линии. Bit чип определя броя на GE, които имат един и същ адрес (като набор от елементи за съхранение се нарича клетка), т.е. всяка колона съдържа най-много бита, тъй като има входно / изходни данни линии.

За да се намали броят на игли от IC редове и колони адреси се хранят в повечето чипове с чип през същия контакт последователно във времето (мултиплексирани) съответно и се съхраняват в ред адрес регистър и регистър чип колона адрес. Мултиплексиране обикновено се прилага външно към веригата IC.



Фиг. 49. Структурата на чиповете с памет

За синхронизиране на процеса на фиксация и обработка на информация за адреса вътре ред адрес IC (RA) е придружен от сигнал RAS (Row запомняне на адреса - на Строб линия), и адреса на колона (CA) - CAS сигнални (Колона за запомняне на адреса - Strobe колона). Втората буква в акроними RAS и CAS понякога стендове за достъп - «Access", т.е. има порта достъп до линия и колона Строб достъп. За да е надежден гейт, тези сигнали са забавени достатъчно за завършване на преходни процеси на адрес автобуса и адреса на вериги чип.

на чип изберете сигнал CS (Crystal Select) дава възможност на ЗК и се използва, за да се избере конкретен чип в системи, състоящи се от няколко интегрални схеми. Влезте в WE (Напишете Активиране - резолюция на запис) определя вида на операцията се извършва (четене или писане).

Записаната информация, доставена чрез трансфер на данни, първоначално вписани в регистъра за въвеждане на данни, и след това - в избраната клетка. Когато четете информацията от клетката, преди да е по въпроса за данни буферирани трън в изхода на данни се регистрират операции. Обикновено, ролята на входа и на изхода носи същия регистър. Усилватели четене / запис (ХСП) се използва за електрически съвпадение на сигнали на линиите за данни, както и вътрешни сигнали на IC. Обикновено, HSS брой е равен на броя на елементите памет в ред на матрицата, и всички от тях при достъп до паметта, свързани с избрания хоризонталната линия. Всяка група от HSS образува клетка е свързана с една от колоните на матрицата, т.е. избора на желаната клетка на реда се осигурява от активирането на една от вертикалните линии. По всяко време, докато паметта IC не използва шината за данни, изходи за данни се прехвърлят на трета чип (високо съпротивление) състояние. Shift Control е предвидено в трета държава сигнал OE (Output Enable - за издаване на разрешителни изходни сигнали). Този сигнал се активира при извършване на операция за четене. За повечето от тези контролни сигнали е, че те обикновено са активни ниско ниво, както е показано на фиг. 49.

Управление на операциите с основната памет се извършва от контролера на паметта. Обикновено, контролерът е част от процесора или реализирани като външни за устройството с памет. Последният тип памет IC на функциите на контролера се определя на чипа с памет. Въпреки че работата на ИС на паметта може да бъде разположена както синхронни и асинхронни схема на контролера на паметта - устройство синхронизирани, т.е. положително действие, изключително от тактови импулси. Поради тази причина, операции с паметта обикновено са описани с позоваване на удара. По принцип, всяка такава операция изисква най-малко пет часа цикъла се използват както следва:

1. Посочете вида на операцията (четене или писане), и определяне на адреса на ред.

2. Формиране на RAS сигнала.

3. Монтаж на адрес колона.

4. Образуване на CAS сигнал.

5. Връщане на сигналите RAS и CAS да неактивно състояние

Този списък се взема предвид не всички необходими действия, като например съдържанието на паметта в регенерацията на динамичната RAM.

Видове процес достъп до паметта с примера за четене от ЗК с мултиплексирани адрес редове и колони. Първо, на нивото на входния WE е разположен съответстваща на операция за четене, и адрес щифтове IC се доставя ред адрес, последвано от сигнала RAS. В падащ фронт на адрес сигнал се съхраняват в ред регистър на адреса вериги тогава декодира. След стабилизиране на процеси, причинени от RAS сигнал, избраната линия е свързана с HSS. Следваща относно приноса IMS е адрес на колона, която е падащ фронт на CAS сигнал е въведен в адреса на регистър колона. В същото време, изготвен регистър изходни данни, където след сигнал за стабилизиране на CAS изтеглена информация от избрания HSS.

Чипът Memory разработчиците харчат значителни усилия, за да се подобри ефективността на IC, които обикновено се характеризира с четири параметъра (числени стойности са с капацитет от 4 Mbps за типичен чипове динамична памет):

· Т RAS - минималното време от RAS на диференциала сигнал от високо към ниско до появата и стабилизирането на данните за четене на изхода на ЗК. Сред устройствата в началото на характеристиките на работа глава, това съответства на времето за достъп T D (T RAS = 60 НЧ);

· T RC - минималното време от началото на достъп до една линия чипове памет, преди да достъп до следващия ред, тази опция е също споменава в началото на тази глава, както е продължителността на цикъла на паметта T C RC = 110 не е Т = 60 RAS NS);

· T CAS - минималното време от CAS диференциалната сигнал от високо ниво до най-ниската до появата и стабилизирането на данните за четене на изхода на IC CAS = 15 не е в тон RAS = 60 НЧ);

· MS T - минималното време от началото на достъп до една колона на чипове памет, преди да получите достъп до следващата колона бр = 35 НЧ и т RAS = 60 НЧ).

Характеристики на "ускорение" чипове ядрото на паметта е много ограничени и основно свързани с миниатюризацията на паметта клетки. е направен Най-голям напредък в интерфейса на ЗК, те се отнасят предимно за четене операции, които е, методи за доставяне на съдържанието на клетката за трансфер на данни. Най-широко използвани са следните шест основни подхода:

· Serial;

· Конвейерно;

· Регистрация;

· Page;

· Пакет;

· Двойна скорост.

Сериен режим (Поток през Mode) се характеризира с факта, че сигналите за адрес и контрол доставени до чипа за часовник разписка.

В момента на пристигането на синхронизация всички входната информация се съхранява във вътрешните регистри - за водещата си край, и започва да чете цикъл. След известно време, но в рамките на един и същ цикъл, данните се появява върху външната страна на автобуса, и този път се определя само от момента на пристигането на импулс и скоростта на вътрешния схемата на чипа.

Поточна режим (поточна режим) - е метод за достъп до данни, в които операция за четене могат да бъдат продължени от предишния адрес в хода на следната заявка.

При четене от паметта на времето, необходимо за извличане на данни от клетката, може да бъде разделена на две интервали. Първият от тях - директен достъп до масив от клетки на паметта и извличане на данни от клетката. Вторият - изходните данни (в този случай е налице откриване на клетъчната състояние, сигнал усилване и други операции, необходими за разчитане на информацията за). За разлика от последователен режим, при следващия цикъл четене започва едва след предишния, в процес на поточна режим се разделя на две фази. Докато данните от предходния цикъл на четене се предават на външни автобуса, искане настъпва към следващата операция за четене. По този начин, два прочетете цикъла се припокриват във времето. Поради сложността на предаваните данни за външна шина чете време на верига се увеличава с един часовник, и данните се извеждат само в следващия цикъл, но това забавяне се наблюдава само при първото четене в последователност от паметта прочетете операции. Всички следните данни се извеждат една след друга, макар и със закъснение от един такт по отношение на искане за четене. От цикъла четене припокриват с чип конвейер режим може да се използва в автобус честота, два пъти оставя за IMS с режим на последователно четене.

Режимът на регистър (Регистър на фиксатор) се използва сравнително рядко, и се отличава с регистъра на изхода на чипа. Адрес и сигнали за управление се издават на автобуса преди да влезе в импулс. С появата на положителна часовник ръб адрес се изписва във вътрешния регистър на чипа, и започва да чете цикъл. данните за четене са влезли в междинна продукция регистър и се държат там, докато отрицателното ръб (рецесия) часовник, и с постъпването му в автобуса. Методът ясно определя периода до данните на изхода на IC, и промяна на ширината на синхронизация пулса могат да се променят, докато появата на данните в автобуса. Този имот е често много полезна в проектирането на специфични VM. В скорост режим чип с регистър идентичен ЗК с последователен режим.

Начин на страницата се характеризира с това, че идеята се основава на факта, че достъпът до клетките от съседни адреси (съгласно принципа на място, това положение е най-вероятната), и такива, където всички EM подредени в един ред на достъп до втория и следващите клетки Това може да се направи много по-бързо. В действителност, ако адрес линия на следващата адреса остава същата, всички разходи на време, свързани с повторното въвеждане на адреса на ред в регистъра ЗК, декодиране, зареждане на паразитен капацитет на хоризонталната линия, и така нататък. Н., могат да бъдат елиминирани. За да получите достъп до следващата клетка е достатъчно да се прилага само на адреса на новата колона IC, придружавано от CAS сигнал. Имайте предвид, че позоваването на първата клетка в последователността се произвежда по стандартния начин - заместник задача ред адрес и колона адрес, че е тук, за да се намали времето за достъп е почти невъзможно. Счита режим се нарича достъп страница или просто режим на страница (Page Mode). Под страница се отнася до низ GE матрица. Чипове, които се прилагат режим страница и неговите варианти, обикновено се характеризират с формула X-Y-O-Y. Първият номер представлява броя X на автобус цикли на системата за достъп към клетката на първата последователност, и по - за всяка от следващите клетки. По този начин, изразът 7-3-3-3 означава, че обработката на първите 7 думи, необходими периоди система автобус часовник (за шест от които автобусът е празен изчакване), и за последваща обработка на думи - три период, две от които са системна шина също така е празен.

режим Fast страница-достъп (FPM - Бързо Page режим) е модификация на режима на стандартна страница. Основната разлика е в процес на въвеждане на нова информация в адрес регистър колона. Пълен адрес (ред и колона) се предава само когато първата покана към бара. Активирането на буфер регистър колона адрес не се извършва от СОС на сигнала, и задния фронт на сигнала RAS. RAS сигнал остава активен през целия цикъл на виртуална памет и ви позволява да съхранявате адрес колона регистрирате нова информация не по падащ фронт на CAS, и веднага след като адресът на входа на IC се стабилизира, че е почти с нарастващ фронт на сигнала CAS. Като цяло, загубата на време се намалява с две мерки, които са били необходими за предаване на всеки ред адреси и RAS сигнал. Един истински печалба, обаче, се наблюдава само при предаване на блоковете на данните, съхранявани в една и съща линия на чипа. Ако програмата често се отнася до различни области на паметта, които се движат от една IC към друга линия, предимствата на метода са загубени. Режим е широко използван в чипове памет, особено динамичен тип.

пакетен режим (Импулсен режим) - режим, в който искането за конкретен адрес на паметта се връща пакет от данни се съхранява не само на това място, но по няколко последователни места.

Bit клетка памет BM обикновено напредна един байт, а ширината на шината данни, обикновено е четири байта. Затова клетки - пакет. С оглед на това, в паметта IC често се използва модификация на режима на страница, която носи името на групата или партиден режим. При изпълнението на адрес колона се съхранява в пакет IC само за първата клетка, и прехода към следващата колона се извършва вече вътре в чипа. Това дава възможност за всяка опаковка, за да се елиминира три от четирите сделки влизането 0MC в адреса на колоната, и по този начин по-нататъшно намаляване на средното време за достъп.

Режим Двойна скорост е важна стъпка в по-нататъшното развитие на чип памет технология. Той се нарича режим на DDR (Double Data Rate) - Double Data Rate. Същността на метода се състои в пренос на данни в двата края на импулс, който е два пъти периода. По този начин се увеличава производителността при същите два пъти.

В допълнение към тези цели, както и други методи за увеличаване на скоростта на интегрални схеми с памет, като например включването на допълнителни чипове кеш памет и независими канали за данни, което позволява в същото време да обменят една шина за данни и призив към матрицата на GE и така нататък. D.

<== Предишна лекция | На следващата лекция ==>
| Организацията на чипове памет

; Дата: 06.01.2014; ; Прегледи: 160; Нарушаването на авторските права? ;


Ние ценим Вашето мнение! Беше ли полезна публикуван материал? Да | не



ТЪРСЕНЕ:


Вижте също:



zdes-stroika.ru - Studopediya (2013 - 2017) на година. Тя не е автор на материали, и дава на студентите с безплатно образование и използва! Най-новото допълнение , Al IP: 66.102.9.26
Page генерирана за: 0.05 секунди.