Studopediya

КАТЕГОРИЯ:


Астрономия- (809) Биология- (7483) Биотехнологии- (1457) Военное дело- (14632) Высокие технологии- (1363) География- (913) Геология- (1438) Государство- (451) Демография- (1065) Дом- (47672) Журналистика и СМИ- (912) Изобретательство- (14524) Иностранные языки- (4268) Информатика- (17799) Искусство- (1338) История- (13644) Компьютеры- (11121) Косметика- (55) Кулинария- (373) Культура- (8427) Лингвистика- (374) Литература- (1642) Маркетинг- (23702) Математика- (16968) Машиностроение- (1700) Медицина- (12668) Менеджмент- (24684) Механика- (15423) Науковедение- (506) Образование- (11852) Охрана труда- (3308) Педагогика- (5571) Полиграфия- (1312) Политика- (7869) Право- (5454) Приборостроение- (1369) Программирование- (2801) Производство- (97182) Промышленность- (8706) Психология- (18388) Религия- (3217) Связь- (10668) Сельское хозяйство- (299) Социология- (6455) Спорт- (42831) Строительство- (4793) Торговля- (5050) Транспорт- (2929) Туризм- (1568) Физика- (3942) Философия- (17015) Финансы- (26596) Химия- (22929) Экология- (12095) Экономика- (9961) Электроника- (8441) Электротехника- (4623) Энергетика- (12629) Юриспруденция- (1492) Ядерная техника- (1748) Arhitektura- (3434) Astronomiya- (809) Biologiya- (7483) Biotehnologii- (1457) Военни бизнесмен (14632) Висока technologies- (1363) Geografiya- (913) Geologiya- (1438) на държавата (451) Demografiya- ( 1065) Къща- (47672) журналистика и смирен (912) Izobretatelstvo- (14524) външен >(4268) Informatika- (17799) Iskusstvo- (1338) историята е (13644) Компютри- (11,121) Kosmetika- (55) Kulinariya- (373) културата е (8427) Lingvistika- (374) Literatura- (1642) маркетинг-(23702) математиците на (16968) Механична инженерно (1700) медицина-(12668) Management- (24684) Mehanika- (15423) Naukovedenie- (506) образователна (11852) truda- сигурност (3308) Pedagogika- (5571) Poligrafiya- (1312) Politika- (7869) Лево- (5454) Priborostroenie- (1369) Programmirovanie- (2801) производствено (97 182 ) индустрия- (8706) Psihologiya- (18388) Religiya- (3217) Svyaz (10668) Agriculture- (299) Sotsiologiya- (6455) на (42831) спортист строително (4793) Torgovlya- (5050) транспорт ( 2929) Turizm- (1568) физик (3942) Filosofiya- (17015) Finansy- (26596) химия (22929) Ekologiya- (12095) Ekonomika- (9961) Electronics- (8441) Elektrotehnika- (4623) Мощност инженерно ( 12629) Yurisprudentsiya- (1492) ядрена technics- (1748)

логиката на приложението елементи

Тема 3

Изучаването на основните елементи на цифровата електроника ще започне с най-прости елементи, а след това ще разгледа всички по-сложни. Примери на приложения за всяка от следващите елемент ще се основават на всички елементи по-горе. По този начин тя ще бъде постепенно дава на основните принципи на доста сложни цифрови устройства.

Логически елементи (или, както те се наричат, клапани, вентили) - това е най-прости цифрови схеми. Именно в тази простота и те се различават от другите схеми. Обикновено чипа в един пакет може да варира от един до шест идентични логически елементи. Понякога различни логически елементи могат да бъдат подредени в един корпус.

Обикновено, всеки логически има няколко входа (един до дванадесет) и един изход. Връзката между изхода и на входните сигнали (истина маса) е много проста. Всяка комбинация от входния елемент съответства на нивото на нула или един на изхода си. Не вътрешна памет нямам порти, така че те принадлежат към групата на така наречените чипсет комбинация. Но за разлика от по-сложни комбинационни схеми, обсъдени в следващата глава, елементи на логика имат входове, които не могат да бъдат разделени на групи, които се различават по своите функции.

Сред основните предимства на портите, в сравнение с други цифрови чипове - това е тяхната висока производителност (ниско време на изчакване), както и ниска консумация на енергия (ниска консумация на ток). Поради това, в случаите, когато се изисква функцията може да се реализира единствено на логически елементи винаги има смисъл да се анализира този вариант. Липса на логически елементи е, че базата им е доста трудно да се приложат някакви сложни функции. Ето защо, най-логични елементи се използват само като допълнение към по-сложни, за да "интелигентна" чипове. И всеки разработчик обикновено се стреми да ги използват по-малко възможно и възможно най-малко. Има дори виждане, че разработчикът на умение е обратно пропорционална на броя използвани от елементите на логика. Все пак, това становище е прав винаги не е.

2.1. инвертори

Най-лесният порта - това е един инвертор (НЕ порта, инвертор), вече бе споменато в първата глава. Инверторът изпълнява проста логика функция - обръщаща, т.е. промяната на нивото на входния сигнал към другия. Инверторът има само един вход и един изход. изхода на преобразувателя може да бъде от типа 2С или въведете OK. Фиг. 2.1. Покажи Legend инвертор приет в нашата страна и в чужбина, и в таблицата. 2.1 е таблица на инвертор истината на.



Таблица 2.1. Таблица инвертор истина

вход изход
ж

Фиг. 2.1. Символи на инвертори: в чужбина (в ляво) и вътрешен (вдясно).

В един от случаите на чипа е обикновено шест инвертори. Битови наименование чип инвертори - "LN". Примери: KR1533LN1 (SN74ALS04) - шест инвертори с мощност 2С KR1533LN2 (SN74ALS05) - шест инвертори с мощност OK. Има и инвертори с мощност QA високо и изходния ток (LN4) и с повишено изходно напрежение (LNZ, lN5). За инвертори с мощност QA е необходимо да се включи в продукцията товарно съпротивление гостилница. Нейната минимална стойност може да се изчисли много просто: R = U / IOL, където U - напрежение, което се свързва резистор. Обикновено стойността на резистор се избира от порядъка на стотици Ohm - Ohm единици.

Две основни приложения на инвертори - промяна в сигнала полярност и сигнал край с обратна полярност (Фигура 2.2.). Това означава, че от положителния изходния сигнал не прави входния сигнал инвертор и обратно, и от положителния край на входния сигнал - отрицателен край на изходния сигнал и обратно. Друго важно използването на инвертор - буфериране сигнал (инверсия), т.е. увеличаване на капацитета на натоварване на сигнала. Това е необходимо в случая, когато трябва да се подава към много входове някои сигнал и изходния ток източник на сигнала е недостатъчна.

Фиг. 2.2. Обръщане на полярността на сигнала и инверсия на полярността на сигнала на предната част.

Този инвертор е най-прост елемент от повечето други елементи, използвани в нестандартни включвания. Например, инверторите са често използвани в правоъгълни импулсен генератор вериги (фиг. 2.3), на изхода на който се променя периодично с нулево ниво и обратно към устройството. Всички вериги с изключение на веригата и т.н. са формирани върху K155LN1 елементи, но може да се реализира и по други инвертори в серия резистори съответната промяна в наименования. Например, К555 серия резистор стойности са увеличени приблизително три пъти. Шофиране и др извършва на KR531LN1 елементи, тъй като изисква инвертори с висока производителност.

Схеми А, В и С са конвенционални RC-осцилатори, чиито характеристики (изходна честота, продължителност на импулса) може да се изчисли само приблизително. За схеми А и Б с каза кондензатор и резистор стойности на честотата на генериране на резистор е около 100 кХц, за веригата да - около 1 MHz. Те използват схеми се препоръчва само в случаите, в които честотата не е твърде важен, но важен факта, генериран. Ако, обаче, точната стойност на честотата, по принцип, се препоръчва да се използва схема Г и Д, в което изходната честотата се определя само от характеристиките на кварцов резонатор. Схема ж кварцов резонатор, използвани за експлоатацията на първия (основен) хармонична. Капацитет стойност може да бъде изчислена по формулата:

C> 1 / (2RF),

където F - генериране на честота. Схемата се прилага за д-акордеон следледников кварцови резонатори, работещи с честота по-голяма от сърцевината 3, 5, 7 пъти (това е необходимо, за да се генерира по-висока от 20 MHz).

Фиг. 2.3. импулсен генератор верига в инвертора.

Инвертори се използват също и в случаите, когато е необходимо да се получи забавяне на сигнала, обаче, малък (от 5 до 100 НЧ). За да се получи такова закъснение е включено в серия от желания брой инвертори (фиг. 2.4, горната диаграма). Общото време за закъснение, например, четири инвертори могат да бъдат оценени по формулата:

т 3 = 2tp HL + 2tp LH -

Фиг. 2.4. Използването на регулатори за забавяне на сигнала.

Все пак, имайте предвид, че обикновено действителните забавяне елементи са значително по-ниски (понякога два пъти), отколкото на маса-ценен параметри TP HL и TP LH. За да имате точната стойност на получената закъснението не може да се говори, че може да се оцени на приблизително само.

За да сигнализира забавянето също се използват кондензатори (фиг. 2.4, две долни диаграми). Така че има закъснение поради забави зареждане и разреждане на кондензатор (кондензатор напрежението - UC). Шофиране без резистор (долу в ляво на фигурата) осигурява закъснение от около 100 НЧ. В схема с резистор (долу вдясно на фигурата) на резистора трябва да бъде от порядъка на стотици ома. Но когато изберете, трябва да се вземат предвид такива схеми с кондензатори, че някои от серия вериги (например, KR1533) не работят добре с опънати краища на входните сигнали. В допълнение, ние трябва да помним, че броят на времето кондензатори във веригата е обратно пропорционална на нивото на уменията на схемите за разработчици.

Фиг. 2.5. Комбинирането на инверторни изходи OK, за да се реализира функцията на NOR.

Накрая, друго приложение на инверторите, но само с добив OK е да се конструира на основата на тяхната т.нар елемент "кабелна или." За това няколко инверторни изхода с QA на изхода комбинират и се присъедини през резистор към захранването (фиг. 2.5). Изходът на веригата е комбинирано производство на всички елементи. Тази конструкция изпълнява логическото NOR функция, т.е. продукцията е логиката един сигнал само когато всички входове към нули. Но по-логично функции ще бъдат обсъдени в раздел 2.3.

В заключение този раздел, трябва да се отбележи, че инверсия сигнал се прилага в по-сложни логически елементи, както и в цифрови чипове, които извършват сложни функции.

2.2. Ретранслатори и буфери

Рипитър буфери и инвертори различават главно от факта, че те не са обърнати сигнал (въпреки че има обръщане буфери). Защо те трябва? Първо, те имат функция за увеличаване на товароносимостта на сигнал, който се подава един сигнал позволява много входове. За тази цел има буфери с висок изходен ток и изход 2С, например LP16 (шест ретранслатори буфер). Второ, по-голямата част от буфери са ОК или изход от АР, те могат да бъдат използвани за двупосочна или за мултиплексиране сигнали. Нека да обясни подробностите на тези условия.

Фиг. 2.6. Двупосочен линия.

При тези двупосочни линии разбира линии (проводници), които сигнали могат да се разпространяват в две противоположни посоки. За разлика от еднопосочни линии, които излизат от един изход към един или повече входове за двупосочен линия могат да се свържат едновременно няколко входа и няколко изхода (фиг. 2.6). Разбираемо е, че двупосочни линии могат да бъдат разположени само на базата на резултатите QA или АР. Ето защо, почти всички буфери имат само тези изходи.

Той призова мултиплекс предаване на различни сигнали на същите линии в различни времена. Основната цел е да се намали мултиплексиране общия брой на шахтите. Двупосочен Line непременно мултиплексирани и мултиплексирани линия може да бъде или еднопосочна или двупосочна. Но във всеки случай тя се присъединява към няколко изхода, само един от тях по всяко време е в активно състояние. Останалите изходи са с увреждания в този момент (превръща в пасивно състояние). За разлика мултиплексирани двупосочни линии на линиите конструирани на базата на буфери могат да бъдат свързани само един вход, но не непременно с множество изходи QA или АР (фиг. 2.7). Мултиплексирани линии могат да бъдат изградени не само буфери, но също така и по-чип мултиплексори, които ще бъдат обсъдени в глава 3.

Фиг. 2.7. Еднопосочното мултиплексирани линия, основаваща буфери.

Един пример на изходните буфери е ОК чип LP17 (шест буфери върху OK). По същия начин, както в случая на инвертори с UC (вж. Фиг. 2.5), изходите на множество буфери с UC могат да се комбинират, за да се осигури функцията "монтаж и", т.е. изхода е логика един сигнал само когато единици на всички входове (фигура . 2.8). Това се осъществява чрез много-вход и изход (вж. Раздел 2.3).

Буфери с достъп до AP представени много по-голям брой чипове, например: LP8, LP11, AP5, AP6, AP14. Тези буфери задължително да имат контрол вход EZ (или DE), трансформиране аута в третата, пасивно състояние. Като правило, третата държава съответства на единица на този вход, и извежда активно състояние - нула, т.е. EZ сигнал има отрицателен поляритет.

Фиг. 2.8. Комбинирането на изходните буфери OK.

Буферите са еднопосочни или двупосочни, с или без сигнал инверсия инверсия сигнали за контрол на всички изходи едновременно или контролните изходи групи. Всичко това определя и голямо разнообразие от чип буфери.

Таблица 2.2. Буферът за истина маса без инверсия

вход -EZ изход
AP
AP

Най-простият еднопосочен буфер без инверсия е LP8 чип (четири буфери с изходи на АП и отделно управление). Всяка от четирите буфери има своя собствена разрешение вход EZ. Таблица буфер истината е много проста (виж Таблица 2.2 ..) при нулево изходен сигнал следва входа на входния контрол, и в един-единствен - изход забранено. Този чип е удобно използвани за лечение на единични сигнали, т.е. да се повтаря входния сигнал може да бъде изключен продукция.

Фиг. 2.9. Използването на буфер с изхода AP като буфер с ОК.

Тези буфери понякога са полезни, за да замени на буфера с изход OK (фиг. 2.9). В този случай въвеждането на контрол е въвеждане на данни. В нула на входа получаваме нула изход, и с един входящ - третото състояние на изхода.

Често е необходимо да се обработва сигнали не са единични, а група от сигнали като сигнали, които предават мулти-битови кодове. В този случай е подходящо да се използва буфери с контролната група, която е с един вход EZ разрешения за няколко изхода. Примерите включват LP11 чип (шест буфери, разделени на две групи от по четири и две буфери, всеки от които има контрол вход) и АР5 (осем буфери са разделени в две групи от по четири буфери, всеки от които има входящ контрол) ,

Фиг. 2.10. Мултиплексиране две входни кодове, използващи буфери с изход LC.

Фиг. 2.10 показва пример за мултиплексиране две осем кодове АР5 използват две чипове. Подобни изходите на двете чипове се комбинират един с друг. Предаването на изхода на всеки от двата входни кодове оставя своя управляващ сигнал (Upr.1 и Upr.2), и следва да бъде изключено едновременното пристигане на двата сигнала, че няма конфликт на изходите.

Двупосочни буфери за разлика позволяват еднопосочни предаване на сигнали и в двете посоки. В зависимост от специален контрол сигнал T (друго наименование - СД) входове и изходи могат да се превърнат обратно - Изход Вход. Бъдете сигурни, да има входен контрол, и трето състояние на EZ, които могат да деактивирате входа, така и на изхода.

Фиг. 2.11. Обръщайки двупосочен буфер.

Фиг. Пример 2.11 до AP6 показано двупосочен буфер, който може да прехвърля данни между два двупосочни автобуси А и Б и в двете посоки. Когато нивото на единица за контрол на входа T (сигнал Ex.) Се прехвърлят данни от автобус A до автобусна B, и нулево ниво - на гумата в гума (виж Таблица 2.3.). А едно ниво на контрол вход -EZ (сигнализира Off.) Забранява чипа от двете автобуси.

Таблица 2.3. таблицата истината на двупосочен буфер

VhodT Вход -EZ операция
B> A
A-> B
AP
AP

Двупосочен предаване може да се организира въз основа на еднопосочни буфери. Фиг. 2.12 показва как може да се извърши по два чипове АР5. Тук, нула сигнал Upr.1 информация ще бъде предадена от автобус до автобусна B, и сигнал Upr.2 нула вход - О автобуса с автобус А. Ако вход, така и Upr.1 Upr.2 са една държава, гуми а и Б се изключвате и от всяка друга, и се хранят двата входа нули Upr.1 Upr.2 и трябва да бъдат премахнати, в противен случай и двамата състояние и гума Б няма да се определя.

Чипове буфери на вътрешния система имат различни нотация символи: LN, LP, AP, SP (напр LN6, LP8, LP11, AP5, AP6, ИП5, IP6), което понякога е трудно за тях да избирате. Буферите са писма LN инверсия буферира AP и SP може да бъде с инверсия, и може да бъде без инверсия. Всички параметри в буферите са доста близки, разликата - в инверсия, в количество от битове и контролни сигнали.

Фиг. 2.12. Организация на двупосочен пренос чрез еднопосочни буфери.

Временни буфери параметри включват, но сигнал закъснение от въвеждане на данни за извеждане на данни и преход изход забавяне на третата държава и на трето състояние на активното състояние (tpHz, tpLz и tpzH, tpzb). Стойностите на тези забавяния е обикновено около два пъти размера на забавянето между въведените данни и на изхода.

Превключване изходните буфери (като OK и AP) изисква прекратяване резистори. В противен случай, вход, свързан към изходния изключване, е спряно, като в резултат на това, че схемата може да бъде нестабилна, за да се провали. Свързване на резистор в случай на OK (спра) продукция се извършва с помощта на стандартен метод (вж. Фиг. 2.8). По същия начин, резистор между изхода и електропровод АП (фиг. 2.13) може да се изключва, след това, когато на изхода към входа ще дойде логика едно ниво. Въпреки това, можете да включите и резистор между изхода и на земята, докато в изключен изхода на входния сигнал ще тече логика нула. Използва се също и включването на двата резистора (съпротивителен делител), с номиналната стойност (устойчивост) на горната резистор (свързан към захранващата линия) обикновено се избира в 2-3 пъти по-ниска от долната резистор (свързани с "земя") и две паралелно съпротивление свързаните резистори е избран да бъде около 100 ома. Например, резистори могат да бъдат 240 ома и номиналните стойности на 120 ома, 360 ома и 130 ома. В този случай, изход с увреждания се вижда, прикрепен към него като единица на входа.

Фиг. 2.13. Разрешаването на резистори на изхода буферира AP.

Понякога AP резистори свързани изходите на всички, но в този случай е необходимо да се гарантира, че последващото входния сигнал се възприема с изхода AP (т.е., да реагира на него), само когато продукцията е активна. В противен случай може да пострада грешки и неуспехи в работата на устройството.

Фиг. 2.14. буфери за кандидатстване за показване.

Други типични буфери на приложения, свързани с техните големи изходни токове - с LED дисплей. Светодиодите може да бъде свързан към изхода буфери в два основни начина (фиг. 2.14). Първият от тях (от ляво на фигурата) LED светва, когато изходния сигнал LC 2С или логическа единица, а вторият (вдясно на снимката) - ОК, когато изходния сигнал е логическа нула. Устойчивостта се избира въз основа характеристиките на светодиодите, но обикновено е около 1 кВт.


2.3. И порти, NAND, OR, NOR

Следващата група на чипове по пътя сложност съставни цифровата електроника - това са елементи, които изпълняват прости функции логика. Тя съчетава всички тези елементи е, че те имат няколко равни входа (2 до 12) и един изход, сигнал, който се определя от комбинация от входни сигнали.

Най-честите логически функции, изпълнявани от тези елементи - и то (в националната система на микросхеми символи - не), И-НЕ (посочени от LA), OR (означен М) и NOR (означен M). Присъствието на думата не е в елемент от заглавието представлява само един - вграден сигнал инверсия. В международната система на нотация се използват следните съкращения: И - функция и, NAND - функция NAND, OR - функция OR, NOR - NOR функция.

Името на функциите и и НОР, показва, че при какви условия се появява сигнал входа на изхода. Важно е да се помни, че в този случай тя е положителна логика, позитивното, на единица сигнал на входа и на изхода.

Таблица 2.4. Две вход истина маса на И, NAND, OR, NOR

Input 1 Input 2 добив и Добив И-НЕ добив OR Продукция на NOR

И порта извежда единица, ако и само ако всички негови входове (както на първи и втори и трети и така нататък. Г.) единици са налице. Когато става въпрос за NAND, на изхода, генериран нула, когато всички звена на входа (таблица 2.4.). Броят преди името на функцията показва количеството на входа на елемента. Например, NOR 8I - vosmivhodovoy тази врата, и изход инверсия.

ИЛИ елемент извежда нула, ако и само ако поне един от входен блок е налице (или първия, втория или третия, и така нататък. D.). NOR елемент дава нула на изхода, когато най-малко един от входни единици (виж Таблица 2.4.). Пример за наименование: 4ILI NOR - chetyrehvhodovoy инверсия изход OR.

Фиг. 2.15. Легенда на И, NAND, OR, NOR: в чужбина (в ляво) и вътрешен (дясно).

Местни и чуждестранни наименования на схеми dvuhvho-PA елементи и, NAND, OR, нито е показано на фиг. 2.15. Всички тези елементи са с изходи 2С-тип, OK и AP. В последния случай там е задължително да се даде възможност на вход -EZ.

Лесно е да се забележи (вж. Таблица. 2.4), които в случай на отрицателна логика, с нулеви входни и изходни сигнали, изпълнява и длъжността или, т.е. изхода е нула, когато най-малко един от нулевите входове. И един OR в отрицателни логически функции, а именно, на изхода ще бъде нула, само когато всички входове са налице нули. Тъй като в реални електронни устройства, сигналите могат да бъдат на една полярност (положително или отрицателно), че е необходимо много внимателно да избират винаги се изисква във всяка държава случай. Това е особено важно да се помни това, когато последователно включване на няколко елемента от обратната логика инверсия и без него за съставна функция.

Поради това, разработчикът не винаги е удобно да се помисли за елементите и, NAND, OR, нито като изпълнение на логически функции, посочени в името си. Понякога те са по-удобно да се помисли за елементите включите / изключите или смесват / мач. Но първо, ние считаме, случаите на прилагане на тези елементи е логически функции.

Фиг. 2.16 примери за формиране на елементи, въз основа на изходните сигнали, изисквани от времеви класации на входните и изходните сигнали. В случай, че сигналът е да бъде продукция е равна на една единица в двата входни сигнали следователно трябва елемент 2I. В случай б изхода трябва да бъде нула, ако поне един от входните сигнали е, следователно, изисква два или NOR елемент. И накрая, в случай на изходния сигнал трябва да бъде равна на нула, а пристигането на една-единствена INP1 сигнал, INP2 нула сигнала и индивидуалното сигнал Vh.Z. Ето защо, по-GI-НЕ елемент и INP2 сигнал трябва първо да обърнете.

Фиг. 2.16. Примери за използване на И и ИЛИ.

Всеки от тази група от логически елементи може да се разглежда като управляем propuskatel входен сигнал (с или без да инверсия).

Например, в случая на NOR елемент 2I един вход на информация може да се счита, а другата - на мениджъра. В този случай, когато управляващият блок за въвеждане е обърнат на изходния сигнал за вход и изход, когато нула на контрол входния сигнал е постоянно, равно на една, т.е. входен пасаж е забранено. Елементите на 2И-НЕ OK, за да излезете често се използва като контролен буфер за работа по мултиплицирана или двупосочна линия.

По същия начин, както на активирането / деактивирането на елемент може да се прилага на AND, OR, NOR (фиг. 2.17). Разликата между елементите е само управляващ сигнал полярност инверсия (или липсата на такава) на входния сигнал, както и нивото на изходния сигнал (нула или едно) в забраната преминаване на входния сигнал.

Фиг. 2.17. Включване / Изключване на предаване на сигнали към елементите и, NAND, OR, нито.

Фиг. 2.18. Появата на излишък ръб на забрана на входния сигнал.

Чрез използване на елементи, позволяващи / деактивиране Допълнителни проблеми могат да възникнат, когато сигналът се извежда от входния елемент отзивчив да сигнализира край. По време на преход от разрешението за състоянието, в състоянието на забрана и забраната на държавата, в разрешение за състоянието, в изходния сигнал, може да получите допълнителна предна, които не са свързани към входния сигнал (фиг. 2.18). За да се избегне това, трябва да се придържат към следните прости правила: ако на входа реагира положително ръб, забраната състояние на отвеждащия елемент трябва да бъде нула и обратно.

Понякога е необходимо да се реализира функцията на смесване на два сигнали на специално полярност. Това означава, че изходният сигнал трябва да бъде генериран като пристигането на един вход и друг вход пристигане. Ако и двете положителната входния сигнал и изходния сигнал е положителен, тогава ние сме в чист вид или функция, и изисква 2 или елемент. Въпреки това, за отрицателни сигнали и отрицателния изходящ сигнал за същата смесване елемент 2I вече нужда. Ако полярността на входните сигнали не съвпада с поляритета на изходния сигнал, необходими елементи вече са инверсия (NAND изходни сигнали при положителни и NOR изходни сигнали за отрицателно). Фиг. 2.19 изпълнения са показани в различни смесващи елементи.

Фиг. 2.19. Реализация на две смесителни сигнали.


Фигура 2.20. Схеми съвпадение на два сигнала.

Накрая, елементи и, NAND, или нито е понякога удобно да се разгледа като схемите за съвпадения на различни сигнали. Това означава, че изходният сигнал трябва да се генерира, когато същите сигнали на входа (идват заедно). Ако няма мач, а след това на изходния сигнал трябва да отсъства. Фиг. 2.20 показва вариации на такива схеми за да съответства на четири различни елементи. Те се различават полярности на входните сигнали, както и наличието или отсъствието на изходния сигнал на инверсия.


Помислете два примера на споделени елементи и, NAND, OR, нито (фиг. 2.21).

Фиг. 2.21. Примери на споделени елементи.

Нека двата сигнала трябва да се смесва, всеки от които може да бъде издадено или отказано. Нека полярността на входния сигнал и резолюцията на сигнала е положителен, и на изхода трябва да бъде отрицателен. В този случай, е необходимо да се вземат от два входа и врата и ги извежда да се смесват чрез два входа NOR елемент (а).

Нека двата сигнала трябва да се смесва отрицателни и един положителен сигнал, в резултат на сигнал може да бъде разрешена или забранена. Полярността на сигнала за разрешаване - отрицателна, полярността на изходния сигнал - отрицателна. За да направите това, вземете trehvhodovoy И порта, един инвертор към отрицателния вход и два вход или порта (б).


Фиг. 2.22. Инвертори и ретранслатори.

Елементи и, NAND, OR, нито може да се използват и като инвертори или ретранслатори (фиг. 2.22), за които е необходимо да се съчетаят техните входове или неизползваните входове да се прилага правилното ниво на сигнала. Вторият е за предпочитане, тъй като съюз включва не само увеличава входен ток, но също така намалява броя на елементите на изпълнение.

Фиг. 2.23. Асоциация за входовете и чипове.

Чрез функция и често са комбинирани входа на по-сложни чипове. Това означава, че всяка функция се изпълнява само когато всички входове са комбинирани по и получава сигнали изисква полярност. Най-често на и съчетава чип изберете входа CS и изходи на трети държавен контрол EZ чип изход. Фиг. 2.23 показва три примера за такова сдружение от I. Трябва да се има предвид, че в обърнатите входове за функцията трябва да действа нулеви сигнали, както и директни входове - отделни сигнали. Примерите включват чипове KR556RT4, KR556RT5, KR1533AP14, KR1533AP15.

До сега, като се има предвид елементите и, NAND, OR, NOR, ние не излиза извън рамките на първото ниво на производителност (логика модел) на. Това е напълно възможно в случая, когато входните сигнали не се променят елементи едновременно или почти едновременно, когато техните краища са раздалечени във времето значително (повече от елемента закъснение). Когато промените по същия вход всичко ще бъде много по-трудно, е необходимо да се привлече втори, а понякога и трето ниво на представяне. По време на промяната на входния сигнал на изходния сигнал става несигурно, нестабилна, непредсказуемо. В резултат на неправилен дизайн може да не работи на всички устройството на твърдия верига или дори по-голяма система.

Например, вземете логично елемент 2И-НЕ. Да предположим, че в нейните входове пристигат сигнали различна в същото време и във фаза опозиция, т.е. един е включен от нула до един, и още един - на единица нула. Да предположим, че за една или друга причина (поради по банков превод, в резултат на различни забавяния, и така елементи. D.) Един от сигналите леко изместен във времето по отношение на другия (фиг. 2.24). По този начин на двата входа за кратък период от време ще бъде два единица сигнал. В резултат, на изхода на единици ключа започне до нула. Той може да успее да премине, и след това се формира кратък импулс. Той може да не е в състояние да премине, и след това инерцията няма да бъде. Понякога може да има време да се включите, а понякога и не във времето, а след това ще се появи на изхода пулса, това няма да стане. Всичко зависи от елемента на скоростта и количеството на забавяне. Последната ситуация е най-обезпокоителна, тъй като може да предизвика повреда нестабилна, което е изключително трудно да се определи.

Фиг. 2.24. А кратък импулс на изхода на NOR елемент 2i.

На етапа на проектиране на веригата, за да се справят с такива фалшиви импулси е съвсем проста: достатъчно е да се избере решение верига, в която всички допълнително схема просто няма да отговори на тези импулси, като инвалиди за известно време след смяната на входния сигнал елементи. Това е, което трябва временно координация, синхронизация на различни елементи от схемата.

Като пример, помислете за един от най-разпространените начини на използване на тези елементи и, NAND, OR, NOR - selektirovanie кодове. Selektirovaniya същност е, както следва. Нека да има автобус, на която се предават кодове. Необходимо е да се определи вида на автобуса на определен код, който е за получаване на изходен сигнал, съответстващ на желаната входен код.

Веригата, която изпълнява тази функция е много прост (фиг. 2.25). В същността си - мулти-вход NAND. В същото време сигналите съответните цифри код, който трябва да бъде един, прилагани към входовете на И-НЕ директно. А сигнал, съответстващ на кодови цифри на, които трябва да са нули, се доставят на входовете на И-НЕ елементи чрез инвертори. Изходите на И-НЕ елементи са комбинирани с помощта на ИЛИ-НЕ. В резултат, на изхода на NOR Out.1 сигнал, генериран в момента на правилния код се намира на входа.


Фиг. 2.25. Selektirovanie кодове комплекси от затворен тип.

Въпреки това, към момента на установяване на желания код и по време на период на неговото изваждане възникне несигурност при кратки фалшиви импулси могат да бъдат изведени на сигнала. Това се дължи на не-едновременното пристигане на различните рангове и с вътрешните закъснения на нашата схема. Освен това, могат да се появят фалшиви кратки импулси на изхода и в случая, където всеки код за достъп се променя на всеки друг код за достъп, дори ако и двете код не избира ни схема. Това е, всяка промяна на кода винаги е последвано от период на несигурност в сигнала OUT 1.

Как да се гарантира, че изходния сигнал е фалшив импулси са имали периоди на несигурност? Това обикновено се използва светлинни ефекти или времето на предадения код. Това означава, че в допълнение към кода се предава паралелно с него или Строб STR времето сигнал забавено във времето по отношение на кода. Този сигнал се активира, когато всички предишни процеси на преход са завършени, всички от нивото на код, установен в правилните нива и обработка на диаграма кода, също вече е затворен. И този сигнал става пасивен преди началото на новия преходни. Това се нарича вложени линия (т.е. в този случай STR кодови сигнали вградени в сигнал). В резултат на това, ако позволим на изхода на нашата схема Out.1 такъв сигнал STR чрез елемент 2И-НЕ, ние се Out.2 сигнал свободен от фалшиви импулси и периоди на несигурност.

За повече информация относно синхронизирането ще бъде обсъдено в следващите глави.


Фиг. 2.26. За кратък импулс ръба на входния сигнал.

Въпреки това, има случаи, когато каза функция елемент и NAND, OR, NOR генерират кратки импулси е много полезно, когато промените на входните сигнали. Например, ние трябва да се създаде кратък импулс на възходящ или низходящ ръба на съществуващата сигнал. След този сигнал е обърнат с помощта на специално забави верижни елементи или контейнери, като се хранят с оригиналния сигнал и забавеното сигнал към входния елемент (фиг. 2.26).

На нарастващ фронт на сигнала вход импулс се формира на елемент или 2и 2И-НЕ (а) и пулса на падащ фронт на входния сигнал - при 2 или елемент или 2 или NOR (б). Ако елементът с инверсия, на изходен импулс ще бъде отрицателен, ако не инверсия след положително. Когато е показано на стойността на диаграми капацитет се получава продължителност на импулса на около 50 НЧ. капацитет трябва да се увеличи или броя на инвертори във веригата незабавно да се увеличи ширината на импулса (броят на инвертори се изисква да бъде нечетен).

2.4. XOR логически елементи

XOR елементи (на английски - изключващо ИЛИ) може да се дължи на прости елементи, но функцията, изпълнявана от тях е малко по-сложно, отколкото в случай на и или ИЛИ елемент. Всички входове на изключителни или еквивалент, но нито един от входовете не могат да блокират други входове, регулиране на изходния сигнал на нивото на една или на нула.

Под изключителната-или функция означава следното: Изходът на единица се случва, когато само един вход единица присъства. Ако входовете са две или повече единици, или ако всички входове са равни на нула, продукцията ще бъде нула. Две вход истина маса елемент XOR е показано по-долу (Таблица. 2.5). Символи, използвани в местни и чуждестранни схеми са показани на Фиг. 2.27. Надписът на национално определяне на изключителна или "= 1" просто означава, че ситуацията е подчертана, когато входът е една и само една единица.

Таблица 2.5. таблицата истината на изключителни или елемент

Input 1 Input 2 изход

XOR елементи в серия, а стандартната малко. Битови серия чипове предлагат LP5 (четири на два входа елемент с 2С за освобождаване), LLZ и LGI 2, характеризираща се с LP5 изход OK. Твърде специфична функция се изпълнява от тези елементи.

Фиг. 2.27. Наименованията за елементи XOR: в чужбина (в ляво) и вътрешен (вдясно).

В математически термини, елементът извършва изключителна операция ИЛИ т.нар сумиране по модул 2. По този начин, тези елементи се наричат ​​още по модул две разширители. Както бе споменато в предишната глава, означен модул 2 плюс знак, затворена в кръг.

Основното приложение на изключителни или, следва директно от таблицата на истината, е да се сравняват двете входни сигнали. В случая, когато входовете идват две единици или две нули (сигналите са същите), на изхода се генерира нула (вж. Таблица. 2.5). Обикновено в такава молба на постоянно ниво, се подава към един вход член, който се сравнява с променливи във времето сигнал пристигането си на другия вход. Но значительно чаще для сравнения сигналов и кодов применяются специальные микросхемы компараторов кодов, которые будут рассмотрены в следующей главе.

В качестве сумматора по модулю 2 элемент Исключающее ИЛИ используется также в параллельных и последовательных делителях по модулю 2. предназначенных для вычисления циклических контрольных сумм. Но подробно эти схемы будут рассмотрены в гл. 8.

Фиг. 2.28. Элемент Исключающее ИЛИ как управляемый инвертор.

Важное применение элементов Исключающее ИЛИ — управляемый инвертор (рис. 2.28). В этом случае один из входов элемента используется в качестве управляющего, а на другой вход элемента поступает информационный сигнал. Если на управляющем входе единица, то входной сигнал инвертируется, если же нуль — не инвертируется. Чаще всего управляющий сигнал задается постоянным уровнем, определяя режим работы элемента, а информационный сигнал является импульсным. То есть элемент Исключающее ИЛИ может изменять полярность входного сигнала или фронта, а может и не изменять в зависимости от управляющего сигнала.

В случае когда имеется два сигнала одинаковой полярности (положительные или отрицательные), и при этом их одновременный приход исключается, элемент Исключающее ИЛИ может быть использован для смешивания этих сигналов (рис. 2.29). При любой полярности входных сигналов выходные сигналы элемента будут положительными. При положительных входных сигналах элемент Исключающее ИЛИ будет работать как элемент 2ИЛИ, а при отрицательных входных сигналах он будет заменять элемент 2И-НЕ. Такие замены могут быть полезны в тех случаях, когда в схеме остаются неиспользованными некоторые элементы Исключающее ИЛИ. Правда, при этом надо учитывать, что задержка распространения сигнала в элементе Исключающее ИЛИ обычно несколько больше (примерно в 1,5 раза), чем задержка распространения в простейших элементах И, И-НЕ, ИЛИ, ИЛИ-НЕ.

Фиг. 2.29. Применение элемента Исключающее ИЛИ для смешивания двух неодновременных сигналов.


Фиг. 2.30. Выделение фронтов входного сигнала с помощью элемента Исключающее ИЛИ.

Еще одно важнейшее применение элемента Исключающее ИЛИ — формирование коротких импульсов по любому фронту входного сигнала (рис. 2.30). В данном случае не важно, положительный фронт входного сигнала или отрицательный, на выходе все равно формируется положительный импульс. Входной сигнал задерживается с помощью конденсатора или цепочки элементов, а затем исходный сигнал и его задержанная копия поступают на входы элемента Исключающее ИЛИ. В обеих схемах в качестве элементов задержки используются также двухвходовые элементы Исключающее ИЛИ в неинвертирующем включении (на неиспользуемый вход подается нуль). В результате такого преобразования можно говорить об удвоении частоты входного сигнала, так как выходные импульсы следуют вдвое чаще, чем входные.

Данную особенность элементов Исключающее ИЛИ надо учитывать в том случае, когда на оба входа элемента поступают одновременно изменяющиеся сигналы. При этом на выходе элемента возможно появление коротких паразитных импульсов по любому из фронтов входных сигналов. Исключить их влияние на дальнейшую схему можно, например, с помощью синхронизации, подобной рассмотренной в предыдущем разделе.

2.5. Сложные логические элементы

Помимо простейших логических элементов, рассмотренных в предыдущих разделах, в состав стандартных серий входит и несколько более сложных логических элементов. Они представляют собой несложную комбинацию из простейших логических элементов. От более сложных комбинационных микросхем, которым будет посвящена следующая глава, эти элементы отличаются именно очевидной сводимостью к простейшим элементам. Поэтому в справочниках обычно даже не приводятся таблицы истинности этих элементов.

Фиг. 2.31. Логический элемент ЛР1 и его эквивалентная схема.

Фиг. 2.32. Примеры логических элементов ЛР.

Типичный пример сложного логического элемента — ЛР1. В корпусе микросхемы содержится два элемента, каждый из которых представляет собой комбинацию из двух элементов 2И и одного элемента 2ИЛИ-НЕ (рис. 2.31). По такому же принципу строятся и другие микросхемы ЛР. Разница между ними только в количестве элементов И и в количестве входов этих элементов (рис. 2.32). Некоторые из микросхем ЛР (ЛР1, ЛРЗ) допускают подключение к специальным входам микросхем расширителей ЛД, хотя такое расширение применяется на практике довольно редко. Микросхема ЛР 10 отличается от ЛР9 наличием выхода ОК.

Рис.2.33 Примеры использования элементов ЛР1

Фиг. 2.33 приведено несколько примеров наиболее типичных применений микросхемы ЛР1. Самое распространенное ее использование (а) состоит в организации двухканального мультиплексирования, то есть в переключении сигналов с двух входов на один выход. При этом один из входов каждого из элементов 2И используется в качестве информационного, а другой вход — в качестве разрешающего. Вариант этого включения (б) — использование одного управляющего входа переключения каналов и дополнительного инвертора. При единице на управляющем входе работает верхний канал, при нуле — нижний. Еще один вариант использования элемента ЛР1 (в) — смешивание двух отрицательных входных сигналов с возможностью разрешения/запрета выходного сигнала. Наконец, последний показанный на рисунке вариант (г) — смешивание двух положительных сигналов, один из которых может быть разрешен или запрещен. То есть такое объединение в одном элементе функций И и ИЛИ довольно удобно.

На других элементах ЛР можно строить более сложные схемы. Например, элемент ЛР9 позволяет построить четырехканальный мультиплексор, так как в его структуру входят четыре элемента И и элемент 4ИЛИ-НЕ. Однако в большинстве случаев применение элементов ЛР для мультиплексирования оказывается не слишком удобным, так как в стандартных сериях имеются специальные микросхемы мультиплексоров с более удобным управлением.

При необходимости элементы ЛР1 могут использоваться в качестве более простых элементов 2И-НЕ и 2ИЛИ-НЕ (рис. 2.34). Элемент 2ИЛИ-НЕ получается при попарном объединении входов. Элемент 2И-НЕ получается при отключении половины схемы путем подачи нулей на два входа. При желании можно, конечно, свести элемент ЛР даже к простому инвертору, но это, наверное, уже недопустимая роскошь.

Фиг. 2.34. Использование элементов ЛР в качестве элементов 2И-НЕ и 2ИЛИ-НЕ.

К сложным логическим элементам помимо ЛР можно отнести также и элементы И-НЕ с выходом ЗС (например, ЛАП — 4И-НЕ, ЛА19 — 12И-НЕ). Их можно рассматривать как комбинацию обычного элемента И-НЕ и выходного буфера с выходом ЗС. Наличие дополнительного управляющего входа -EZ и выход ЗС создают принципиально новые возможности применения этих элементов. Например, их можно использовать для работы на мультиплексированную или двунаправленную линию, при этом они еще и выполняют функцию И-НЕ над входными сигналами. Но на практике значительно чаще элемент ЛА19 используют как самый обычный элемент 12И-НЕ с выходом 2С, для чего на управляющий вход -EZ постоянно подается сигнал логического нуля.

Среди элементов И, ИЛИ, ИЛИ-НЕ элементы с выходом ЗС отсутствуют.

2.6. Триггеры Шмитта

Триггеры Шмитта представляют собой специфические логические элементы, специально рассчитанные на работу с входными аналоговыми сигналами. Они предназначены для преобразования входных аналоговых сигналов в выходные цифровые сигналы. Появление таких микросхем связано в первую очередь с необходимостью восстановления формы цифровых сигналов, искаженных в результате прохождения по линиям связи. Фронты таких сигналов оказываются пологими, в результате чего форма сигналов вместо прямоугольной может стать близкой к треугольной или синусоидальной. К тому же сигналы, передаваемые на большие расстояния, сильно искажаются шумами и помехами. Для восстановления их формы в исходном виде и устранения влияния помех и шумов как раз и предназначены триггеры Шмитта.

На първото и второто ниво на представителство (логически модел и модел с време закъснения) Шмит спусъците са общи логически елементи, които с известно забавяне на разпространението изпълняват функция логика на цифровите сигнали за въвеждане. Но на третото ниво на представителство За разлика от конвенционалните логически елементи е много важно.

Фиг. 2.35. Трансфер характеристики на конвенционален инвертор и Шмит тригер инверсия.

Ако парцел на елемент на изходното напрежение на (функцията прехвърляне) на входа, а след това на спусъка Шмит, той ще бъде много по-трудно, отколкото за една нормална клетка (фиг. 2.35).

В случай на конвенционалната клетката с инверсия (а) за входни напрежения под определен праг U NOP изходния сигнал е с високо ниво, и когато входни напрежения над прага U NOP - ниска. Няма значение дали се увеличава входното напрежение или намалява.

И в случай на задействане инверсията на Шмит (б) по същество само по посока на промени на сигнала. С увеличаване на мощността на входния сигнал от нула до праг на напрежение би било (Unopi), и с намаляване на сигнала от захранващото напрежение към нулев праг ще бъде различен (U por2), на U por1> U por2. Резултатът е един вид една линия в графиката. Изходът ще се забави като превключвател, когато входния сигнал се връща в изходно положение. Това се нарича хистерезис (хистерезис).

Хистерезисът води до факта, че всеки шум, който и да е намеса с амплитуда по-малка от стойността на (U por2 - U por2)> отрязани. И никакви входния сигнал ръбове, дори и най-лек, превърнати в стръмни ръбове на изходния сигнал. Основното нещо - да амплитудата на входния сигнал е по-голям от (U п 0 Pi - U п 0 p2). Фиг. 2.36 показва как да се реагира на сигнала и с наклонени ръбове с конвенционален инвертор шум и Шмит тригер инверсия.

Фиг. 2.36. Отговорът на изкривена входния сигнал към инвертора (в ляво) и Шмит тригер инверсия (вдясно).

Стандартната серия от цифрови интегрални схеми включват Шмит задейства, които са инвертори (TL2 - 6 инвертори), елементите на 2И-НЕ (TLZ - 4 елементи) и елементи 4I-НЕ (TL1 - 2 елемента). праговите напрежения са всички чипове на около 1,7 V (U NOP и) и около 0,9 V (U NOP 2) -Graficheskoe наименование Шмит тригер е опростена представителство на своя трансфер характеристика с хистерезис (фиг. 2.37).

Най-честата употреба на тригери Schmidt-та - генератор сигнал първоначално нулиране верига за захранване-нататък. Необходимостта от такъв сигнал за нулиране, причинени от факта, че те могат да вземат произволни стойности на изходната мощност на сложни схеми, с вътрешна памет (например, регистри, броячи), което не винаги е удобно. За да ги доведе до желаното състояние (най-вече - да ги инсталирате в нула) току що се обади до първоначален сигнал за нулиране.

Фиг. 2.37. Шмит спусъка.

Фиг. 2-38. Pulse шейпър първоначалната инсталация на захранването.

За образуването на първоначалния сигнал за нулиране използва прост RC-верига, и кондензатор се приема с голям капацитет. Напрежението в кондензатор в захранването бавно се увеличава, което води до изхода Шмит предизвика положителен импулс се генерира (фиг. 2.38). Използвайте този конвенционален инвертор не се препоръчва.

По същия начин, Шмит тригер се препоръчва във всички случаи, когато контейнерът е оформен със сигнал с лек, удължено фронтове. За разлика от конвенционалните логика порти Шмит тригер винаги предоставя надеждна и стабилна работа. Въпреки това, ние трябва да помним, че Шмит задейства имат малко по-голямо забавяне в сравнение с конвенционалните логически елементи.

Друга употреба на спусъка Шмит - изграждането на генератора на импулси. За разлика от конвенционалните генератори инвертори (. Виж раздел 2.1) в този случай, веригата е много по-лесно: трябва само едно обръщане Шмит тригер, съпротивление (с номинална стойност от стотици ома) и кондензатор (Фигура 2.39.). Това е много удобно, че кондензатор един терминал свързан към земята, за да "земята". Това позволява използването на голям капацитет електролитни кондензатори и променливи кондензатори. С помощта на две вход Шмит спусъка го прави лесно да се разреши или забрани поколение Discharge е чрез управляващ сигнал. Когато логика едно ниво на входа на почивка. поколение е най-логика-нулево равнище не се генерира.

Фиг. 2.39. Осцилатори Шмит спусъка.

Персонализирана Шмит тригер може да бъде изграден и въз основа на най-често срещаните логически елементи с обратна връзка чрез резистори. Така чрез подбор на тези резистори може да бъде избран, прага на напрежение на Шмит спусъка.

Например, фиг. 2.40 показва схема на Шмит тригер инвертора да работи с входните сигнали на, симетрична по отношение на нулево ниво. Такива сигнали могат да бъдат, например, в трансформатора преносната кабелна изолация. В този случай, на Шмит предизвика не само възстановява изкривена форма на вълната, но и усилва сигнала и измества си ниво на стандартните стойности на нула и единица.

Но по-често е достатъчно капацитет стандартни Шмит тригери, които не изискват включването на външни компоненти и са гарантирани характеристики.

Фиг. 2.40. Шмит тригер изграден върху конвенционалните логически елементи.

И накрая, последната използването на спусъка Шмит, която ще разгледаме тук е потискането на т.нар отскока. Факт е, че който и да е механичен контакт (в бутони, превключвате ключове, ключове и така нататък. D.) Не е затворен и не се отвори веднага, незабавно. Всеки отваряне и затваряне е придружен от няколко бързи изработка и почивка, което води до появата на фалшиви кратки импулси, които могат да попречат на последваща цифрова схема. Шмит тригер вход с RC-верига елиминира този ефект (фиг. 2.41).

Фиг. 2.41. контакт скача (горе) и потискане чрез тригер на Шмит (долу).

Таксите за кондензатор и изхвърляния сравнително бавно, което води до кратки импулси са подтиснати и на изхода на Шмит спусъка. Деноминация схема горния резистор трябва в този случай да е 6-7 пъти по-голяма от номиналната стойност по-ниска към по-резистивен делител със затворена чаша даде входящ спусъка ниво Шмит логика-нула. резистор трябва да бъде от порядъка на стотици ома - килоома единици. В кондензатор може да бъде избран в широк диапазон и зависи от това колко дълго конкретен превключвате превключвате debouncing.

<== Предишна лекция | На следващата лекция ==>
| логиката на приложението елементи

; Дата: 01.07.2014; ; Прегледи: 748; Нарушаването на авторските права? ;


Ние ценим Вашето мнение! Беше ли полезна публикуван материал? Да | не



ТЪРСЕНЕ:


Вижте също:

  1. II.Neopioidnye аналгетици (LP от други фармакологични групи, които имат аналгетичен ефект)
  2. IX. Съставът и целите на основните елементи на персонален компютър.
  3. M Избор и обосновка на технологичното (монтаж) на база данни.
  4. програми Abstract преводачески логически
  5. Административни и съдебни методи за защита на правата на околната среда на гражданите. процедури за защита
  6. Аксиоми на логическите основи на доказване.
  7. методи Надеждност софтуер за анализ на елементите
  8. Анализ на различни исторически и археологически материали.
  9. Анализ на ситуации и условия на нарушителите нападения срещу полицейски служители със специален и импровизирано.
  10. Анализ на ситуации и условия на нарушителите нападения срещу полицейски служители със специален и импровизирано.
  11. Анализ на финансовото състояние на организацията с използването на различни методи
  12. Аналогията на закона - е прилагането на правните норми, регулиращи подобни правоотношения.




zdes-stroika.ru - Studopediya (2013 - 2017) на година. Тя не е автор на материали, и дава на студентите с безплатно образование и използва! Най-новото допълнение , Al IP: 66.102.9.26
Page генерирана за: 0.117 сек.